Notizie
Presunta perdita di documenti ufficiali sulle APU AMD Strix e Strix Halo: fino a 16 core Zen 5, 40 iGPU RDNA 3+, 60 TOP AI, LPDDR5x-8000, 32 MB MALL
Un presunto documento AMD “ufficiale” con informazioni riguardanti l’APU Strix e Strix Halo alimentata da Zen 5 è trapelato, svelando tutti i dettagli della piattaforma per la gamma di mobilità di prossima generazione della squadra rossa.
Le APU AMD Strix e Strix Halo segnano un importante aggiornamento per la linea Ryzen Mobility: con CPU Zen 5, iGPU RDNA 3+ e core NPU AI XDNA 2
La fuga di notizie viene da HKEPC che è riuscito a individuare i documenti ufficiali AMD pubblicati su X da un utente noto come Izzukias. Il post originale è stato rimosso ma il punto vendita tecnologico è riuscito a farsi un’idea della situazione e ha persino condiviso la pagina delle specifiche per la gamma Strix e Strix Halo che presenterà la CPU Zen 5 di prossima generazione, iGPU RDNA 3+ e XDNA 2. Nuclei NPU. Cominciamo con tutti i dettagli.
Specifiche dell’APU AMD Strix (1) e dettagli della piattaforma
Innanzitutto, abbiamo la famiglia AMD Strix (Strix Point 1) che utilizzerà il design APU monolitico standard. Questi chip saranno fabbricati sul nodo del processo TSMC a 4 nm e saranno disponibili in SKU con un massimo di 12 core e 24 thread. Finora abbiamo visto trapelare diversi campioni tecnici. Per quanto riguarda la cache, le APU adotteranno 12 MB di cache L2 (1 MB per core) e 24 MB di cache L3 che saranno partizionati in 8 MB per Zen 5C e 16 MB per Zen 5 core. I chip conterranno anche 32 KB di cache istruzioni L1 e aumenteranno 48 KB di cache dati L1 (32 KB su Zen 4). Le APU offriranno 16 linee PCie Gen 4.
Per quanto riguarda il supporto della memoria, le APU Ryzen Strix supporteranno fino a memorie LPDDR5-7500 e DDR5-5600, che è la soluzione standard per la maggior parte dei laptop mainstream. Il motore AI Ryzen di nuova generazione offrirà fino a 50 TOPS (XDNA 2). AMD sembra chiamarlo internamente AIE2+ o AI Engine 2 Plus.
Dal lato iGPU, vedremo un totale di 8 RDNA 3+ WGP o 16 unità di calcolo. Finora abbiamo visto questo chip clock fino a 2,6 GHz nei primi campioni, quindi il silicio finale può arrivare a circa 3 GHz+. Tutte le APU AMD Strix Point 1 saranno progettate attorno al socket FP8. È stato riferito che la famiglia di APU Strix presenterà TDP compresi tra 45 e 65 W che possono essere configurati fino a 28 W.
Caratteristiche previste per AMD Ryzen 9050 Strix Mono:
- Design monolitico Zen 5 (4 nm).
- Fino a 12 core in configurazione ibrida (Zen 5 + Zen 5C)
- 32 MB di cache L3 condivisa
- 16 unità di calcolo RDNA 3+
- Controller di memoria LPDDR5X a 128 bit
- Motore XDNA 2 integrato
- Fino a 50 AI TOP
- Lancio della seconda metà del 2024 (previsto)
Specifiche dell’APU AMD Strix Halo e dettagli della piattaforma
Le APU AMD Strix Halo saranno l’offerta di chiplet, utilizzando fino a 3 die, 2 CCD e 1 IOD. I chip presenteranno fino a 16 core Zen 5 con 32 thread. Questi chip manterranno la stessa struttura della cache L1 e L2, quindi si tratta di un massimo di 16 MB di cache L2 mentre la cache L3 verrà aumentata a 32 MB per CCD. Quindi possiamo vedere fino a 64 MB di cache L3 sui chip superiori (due CCD).
Per quanto riguarda l’iGPU, le APU Strix Halo manterranno l’architettura grafica RDNA 3+ ma saranno dotate di 20 WGP o 40 unità di calcolo. Inoltre, per supportare tali iGPU di fascia alta su un design chiplet, ci saranno anche 32 MB aggiuntivi di cache MALL a bordo dell’IOD che elimineranno i colli di bottiglia della larghezza di banda per questa super iGPU.
Altre specifiche includono il supporto per una memoria fino a LPDDR5x-8000 (256 bit) e una NPU AI “XDNA 2” in grado di fornire fino a 60 TOP. Le APU Strix Halo saranno incentrate sulle ultime piattaforme FP11. Queste APU presenteranno un TDP di 70 W (cTDP 55 W) e supporteranno valori di picco fino a 130 W.
Caratteristiche previste per AMD Ryzen 9050 Strix Halo:
- Design del chiplet Zen 5
- Fino a 16 core
- 64 MB di cache L3 condivisa
- 40 unità di calcolo RDNA 3+
- Controller di memoria LPDDR5X a 256 bit
- Motore XDNA 2 integrato
- Fino a 60 AI TOP
- Lancio della seconda metà del 2024 (previsto)
Per i display, entrambe le APU AMD Strix e Strix Halo saranno dotate di eDP (DP2.1 HBR3) e DP esterno (DP2.1 UHBR10), USBC Alt-DP (DP2.1 UHBR10) e USB4 Alt-DP (DP2.1 UHBR10). ) supportano come parte dei loro motori multimediali.
Si prevede che AMD lancerà le sue prime APU Ryzen 9050 “Strix Point” nella seconda metà di questo mese, quindi rimanete sintonizzati per ulteriori informazioni. Aspettatevi inoltre maggiori dettagli al Computex 2024 durante il keynote di AMD.
CPU AMD Ryzen Mobility:
Nome della famiglia della CPU | Onda sonora AMD? | AMD Krackan Point | Gamma di fuoco AMD | AMD Strix Point Halo | AMD Strix Point | AMD Hawk Point | Gamma AMD Dragon | AMD Fenice | AMD Rembrandt | AMD Cezanne | AMD Renoir | AMD Picasso | AMD Raven Ridge |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Marchio familiare | Da definire | AMD Ryzen 9040 (serie H/U) | AMD Ryzen 8055 (serie HX) | AMD Ryzen 8050 (serie H) | AMD Ryzen 8050 (serie H/U) | AMD Ryzen 8040 (serie H/U) | AMD Ryzen 7045 (serie HX) | AMD Ryzen 7040 (serie H/U) | AMD Ryzen 6000 AMD Ryzen 7035 | AMD Ryzen 5000 (serie H/U) | AMD Ryzen 4000 (serie H/U) | AMD Ryzen 3000 (serie H/U) | AMD Ryzen 2000 (serie H/U) |
Nodo di processo | Da definire | 4nm | 5nm | 4nm | 4nm | 4nm | 5nm | 4nm | 6nm | 7nm | 7nm | 12nm | 14nm |
Architettura del nucleo della CPU | Zen6? | Zen5 | Zen5 | Zen 5C | Zen 5 + Zen 5C | Zen 4 + Zen 4C | Zen4 | Zen4 | Zen 3+ | Zen3 | Zen2 | Zen+ | Zen1 |
Core/thread della CPU (massimo) | Da definire | 8/16 | 16/32 | 16/32 | 24/12 | 8/16 | 16/32 | 8/16 | 8/16 | 8/16 | 8/16 | 4/8 | 4/8 |
Cache L2 (massimo) | Da definire | Da definire | Da definire | Da definire | Da definire | 4 MB | 16MB | 4 MB | 4 MB | 4 MB | 4 MB | 2 MB | 2 MB |
Cache L3 (massimo) | Da definire | 32MB | Da definire | 64 MB | 32MB | 16MB | 32MB | 16MB | 16MB | 16MB | 8 MB | 4 MB | 4 MB |
Numero massimo di clock della CPU | Da definire | Da definire | Da definire | Da definire | Da definire | Da definire | 5,4GHz | 5,2GHz | 5,0 GHz (Ryzen 9 6980HX) | 4,80 GHz (Ryzen 9 5980HX) | 4,3 GHz (Ryzen 9 4900HS) | 4,0 GHz (Ryzen 7 3750H) | 3,8 GHz (Ryzen 7 2800H) |
Architettura principale della GPU | RDNA 3+ iGPU | iGPU RDNA 3+4 nm | iGPU RDNA 3+4 nm | iGPU RDNA 3+4 nm | iGPU RDNA 3+4 nm | iGPU RDNA 3 da 4 nm | iGPU RDNA2 da 6 nm | iGPU RDNA 3 da 4 nm | iGPU RDNA2 da 6 nm | Vega potenziato 7nm | Vega potenziato 7nm | Vega 14nm | Vega 14nm |
Core GPU massimi | Da definire | 12 CU (786 core) | 2 CU (128 core) | 40 CU (2560 core) | 16 CU (1024 core) | 12 CU (786 core) | 2 CU (128 core) | 12 CU (786 core) | 12 CU (786 core) | 8 CU (512 core) | 8 CU (512 core) | 10 CU (640 core) | 11 CU (704 core) |
Numero massimo di clock della GPU | Da definire | Da definire | Da definire | Da definire | Da definire | 2800 MHz | 2200 MHz | 2800 MHz | 2400 MHz | 2100 MHz | 1750 MHz | 1400 MHz | 1300 MHz |
TDP (cTDP Giù/Su) | Da definire | 15 W-45 W (TDP 65 W) | 55 W-75 W (TDP 65 W) | 25-125 W | 15 W-45 W (TDP 65 W) | 15 W-45 W (TDP 65 W) | 55 W-75 W (TDP 65 W) | 15 W-45 W (TDP 65 W) | 15 W-55 W (TDP 65 W) | 15 W -54 W (TDP 54 W) | 15 W-45 W (TDP 65 W) | 12-35 W (TDP 35 W) | 35 W-45 W (TDP 65 W) |
Lancio | 2026? | 2025? | Seconda metà del 2024? | Seconda metà del 2024? | 2H 2024 | Primo trimestre 2024 | Primo trimestre 2023 | Secondo trimestre 2023 | Primo trimestre 2022 | Primo trimestre 2021 | Secondo trimestre 2020 | Primo trimestre 2019 | Quarto trimestre 2018 |